Huawei stellt Kirin-9050-Chips mit LogicFolding und 53,5 % höherer Transistordichte vor

Huawei bringt seine dreidimensionale Chipstrategie in Smartphones

Huawei zufolge hat die Kirin-9050-Serie LogicFolding in die Massenproduktion gebracht und die Transistordichte durch die Anordnung von Rechenschaltungen auf miteinander verbundenen Ebenen um 53,5 % erhöht. Bei einer Presseunterrichtung am 13. Oktober 2026 in seinem Forschungszentrum Lianqiuhu in Shanghai erläuterte das Unternehmen einen Ansatz zur Verbesserung von Chips, bei dem die Wege verkürzt werden, die elektrische Signale im Chip zurücklegen.

Huawei meldete im Vergleich zur Vorgängergeneration eine um 23 % höhere CPU-Leistung, wenn mehrere Kerne zusammenarbeiten, eine um 40 % höhere Grafikleistung und eine um 140 % höhere Rechenleistung für künstliche Intelligenz. Der höher spezifizierte Kirin 9050 Pro kommt laut Bericht auf 238 Millionen Transistoren pro Quadratmillimeter.

Xu Songyu, Leiter des Produktmanagements für Chips in Mobilfunkgeräten im Halbleitergeschäft von Huawei, sagte, die Serie umfasse mehr als 50 Millionen Hybrid-Bonding-Punkte und mehr als 5 Millionen effektive Signalverbindungen. Über diese Verbindungen können Schaltungen auf verschiedenen Ebenen über kurze vertikale Wege kommunizieren, statt auf längere Wege über eine flache Oberfläche angewiesen zu sein.

Die Entwicklung ist bedeutsam, weil Beschränkungen Huawei den Zugang zu einigen der weltweit modernsten Anlagen zur Chipfertigung versperren. Huawei strebt Verbesserungen durch Schaltungslayout, Verbindungen und ein abgestimmtes Design an und ist zugleich weiterhin mit Einschränkungen bei der Fertigungstechnologie konfrontiert.

Als Testgerät nannte das Unternehmen das Mate 90 Pro Max, als Vergleichsgerät das Mate 80 Pro Max. Die Zahlen von Huawei beruhen auf eigenen Messungen. Für ein besseres Bild von Akkulaufzeit, dauerhaft hoher Gaming-Leistung und der Reaktionsfähigkeit von KI in alltäglichen Anwendungen sind weiterhin unabhängige Tests erforderlich.

Wie LogicFolding die Wege verkürzt

Ein Transistor ist ein winziger elektronischer Schalter. Milliarden solcher Schalter bilden die Schaltungen, die Software ausführen, Grafiken darstellen und Daten verarbeiten. Ihre Geschwindigkeit hängt unter anderem davon ab, wie schnell sich Signale zwischen ihnen bewegen können.

Bei der herkömmlichen Skalierung werden mehr Transistoren auf einer bestimmten Fläche untergebracht, indem die Strukturen verkleinert werden. LogicFolding verteilt die Schaltungen stattdessen auf aktive Siliziumebenen und verbindet sie über dicht angeordnete vertikale Verbindungen. Eine Verbindung, die zuvor eine große horizontale Strecke überbrücken musste, kann so einen kürzeren Weg zwischen den Ebenen nehmen.

Huawei zufolge erweitert das Design das Layout von einer aktiven Ebene auf zwei. Die gemeldeten Messwerte zeigen eine Verkürzung der Leitungswege im Kern um 20 % und eine Verkürzung wichtiger zeitkritischer Signalwege um bis zu 70 %. Diese kritischen Pfade sind Wege, deren Verzögerungen begrenzen können, wie schnell eine Schaltung ihre Aufgabe erledigt.

Xu beschrieb die Chips als mehrere ungehäuste Siliziumstücke, sogenannte Dies, die gemeinsam als ein vollständiger Prozessor konzipiert wurden. Die Platzierung der Schaltungen und ihrer Verbindungen werde von Anfang an dreidimensional geplant, damit die Ebenen effizient zusammenarbeiten können.

Kürzere Leitungen können den Widerstand und unerwünschte elektrische Belastungen verringern, sodass Signale schneller und mit weniger Energie ankommen. Durch das Stapeln konzentriert sich zudem mehr Aktivität auf einer kleineren Fläche, wodurch die Wärmeabfuhr zu einer zentralen technischen Aufgabe wird.

Was die Leistungswerte bedeuten

Die von Huawei gemeldeten Zuwächse betreffen drei verschiedene Teile des Prozessors. Die CPU übernimmt allgemeine Rechenaufgaben, die GPU stellt Grafiken dar und die NPU ist auf KI-Berechnungen ausgelegt. Eine um 23 % höhere CPU-Leistung entspricht dem 1,23-Fachen des vorherigen Werts; eine um 140 % höhere Rechenleistung der NPU entspricht dem 2,4-Fachen des vorherigen Werts.

Das Unternehmen meldet außerdem erhebliche Einsparungen beim Energieverbrauch. Bei vergleichbarer Leistung lag der Stromverbrauch der NPU den Messungen zufolge um 66 % niedriger, der der GPU um 58 % und der Verbrauch des CPU-Kerns um 41 %. In der Presseunterrichtung im Oktober beschrieb Huawei gesondert eine um 41 % verbesserte Energieeffizienz der großen CPU-Kerne des Kirin 9050 Pro.

Energieeffizienz misst die verrichtete Arbeit bei einer bestimmten Energiemenge, während der Stromverbrauch angibt, wie schnell Energie genutzt wird. Für beide Kennzahlen sind eigene Testbedingungen erforderlich. Huawei erklärte außerdem, die Betriebsspannungen und Taktfrequenzen gesenkt zu haben, um die Wärmeentwicklung einzudämmen.

Zu den gemeldeten technischen Daten des Kirin 9050 Pro gehören eine CPU mit neun Kernen, ein mit 3,1 GHz getakteter Hauptkern, eine Maleoon-920-GPU und eine Da-Vinci-NPU. Für Smartphone-Nutzer hängt der praktische Nutzen davon ab, wie diese Komponenten bei einem langen Spiel, einer anspruchsvollen Anwendung oder wiederholten KI-Anfragen zusammenspielen.

Millionen Verbindungen koppeln die Ebenen

Beim Hybrid-Bonding werden Siliziumoberflächen über extrem kleine elektrische Kontakte verbunden. Huawei zufolge nutzt der Kirin 9050 Pro einen Bonding-Abstand von 1,5 Mikrometern. Das bedeutet, dass die benachbarten Verbindungspunkte etwa 1,5 Tausendstel Millimeter auseinanderliegen.

Bei den Angaben zu den Verbindungen ist eine genaue Formulierung wichtig. In einer detaillierten Aufschlüsselung nennt Huawei mehr als 50 Millionen Bonding-Punkte und mehr als 5 Millionen effektive Signalverbindungen; eine andere Beschreibung aus der Presseunterrichtung im Oktober spricht von mehr als 50 Millionen Verbindungen als Hochgeschwindigkeits-Verbindungskanälen. Der gemeldete Anteil der Bonding-Punkte, die aktive Signale übertragen, liegt bei etwa 10 bis 15 %. Daher sollte zwischen der Gesamtzahl der physischen Verbindungen und den für Signale genutzten Verbindungen unterschieden werden.

Die Herstellung dieser Verbindungen erfordert eine äußerst präzise Ausrichtung, das Ausdünnen der Wafer und eine Glättung der Oberflächen. Kleine Lücken oder falsch ausgerichtete Kupferkontakte können Verbindungen beschädigen. Die Ausbeute, also der Anteil der gefertigten Chips, die ordnungsgemäß funktionieren, wird besonders wichtig, wenn mehrere aktive Ebenen zusammenarbeiten müssen.

Huawei hat weder die Foundry des Kirin 9050 Pro noch den Fertigungsprozess, die Produktionsausbeute oder die vollständigen Benchmark-Bedingungen offengelegt. Diese Angaben würden helfen, die Herstellungskosten der Chips und die Reproduzierbarkeit der gemeldeten Leistungszuwächse einzuschätzen.

KI-Modelle benötigen weniger Speicher

Huawei zufolge kann die Kirin-9050-Serie ein KI-Modell mit 30 Milliarden Parametern ausführen und benötigt dafür zusätzlich 2,5 GB Speicher. Parameter sind Zahlenwerte, die ein Modell während des Trainings erlernt und die ihm helfen, Antworten zu erzeugen.

Das Modell nutzt ein Mixture-of-Experts-Design, kurz MoE. Dabei wird die Arbeit auf spezialisierte Teile eines Modells verteilt, von denen für eine Aufgabe bestimmte ausgewählt werden. Im Vergleich zur Aktivierung des gesamten Modells kann dies den Rechenaufwand für jede Antwort verringern.

Huawei meldet im Vergleich zur Vorgängergeneration eine um 25 % verbesserte Ladeleistung des Modells und einen um 75 % geringeren Speicherbedarf. Bei diesem Vergleich beträgt der neue Speicherbedarf ein Viertel des bisherigen Werts. Die Angabe von 2,5 GB bezeichnet laut Unternehmen den zusätzlichen Speicherbedarf und nicht den gesamten Speicherbedarf des Smartphones.

Wird ein KI-Modell auf dem Smartphone ausgeführt, können unterstützte Aufgaben lokal verarbeitet werden, ohne jede Anfrage an einen entfernten Server zu senden. Für Nutzer sind Ladezeit und Speicherbedarf ebenso wichtig wie die Rechenleistung: Ein Modell muss neben dem Betriebssystem und anderen Anwendungen Platz finden und schnell genug reagieren, um nützlich zu sein.

Von der Ankündigung im Mai zu den Angaben im Oktober

Huawei stellte das übergeordnete Prinzip hinter LogicFolding am 25. Mai beim 2026 IEEE International Symposium on Circuits and Systems vor. He Tingbo, Präsident des Halbleitergeschäfts von Huawei, präsentierte das, was das Unternehmen als Tau Scaling Law bezeichnet.

In seiner Ankündigung des Tau Scaling Law schlug das Unternehmen eine Skalierung der Zeit als Leitprinzip für die Halbleiterentwicklung vor. Der griechische Buchstabe Tau steht für eine Zeitkonstante, eine Kenngröße dafür, wie schnell ein Stromkreis reagiert. Huawei will mit seinem Ansatz Verzögerungen vom einzelnen Bauelement bis hin zu vollständigen Computersystemen verringern.

Die Einführung verlief in mehreren Etappen:

• 25. Mai 2026: Huawei stellte das Tau Scaling Law vor und erklärte, Kirin-Chips, die im Herbst auf den Markt kommen sollten, würden LogicFolding erstmals nutzen.
• 12. September 2026: In China begann der Verkauf des Mate XT 2 Ultimate Design, das Berichten zufolge den Kirin 9050 Pro enthält.
• 1. Oktober 2026: Huawei brachte die Mate 90 Pro Max Collector's Edition mit dem Kirin 9050 Pro auf den Markt.
• 13. Oktober 2026: Huawei erläuterte die Architektur in Shanghai und erklärte, seine Kirin-Chips für 2027 würden bereits getestet.

Huawei zufolge hat das Unternehmen im Rahmen des übergeordneten Tau-Konzepts in sechs Jahren 381 Chips entwickelt und in Serie gefertigt. Xu sagte, die Erforschung von LogicFolding selbst habe vor vier Jahren begonnen. Das Konzept umfasst mehrere Arten der Optimierung; LogicFolding ist die konkrete Schaltungsarchitektur, die nun in Kirin-Produkte Einzug hält.

Ein Weg, Beschränkungen bei Anlagen zu umgehen, hat aber seinen Preis

Huawei arbeitet unter Beschränkungen, die den Zugang zu modernen Anlagen für die extreme Ultraviolett-Lithografie versperren, die vom niederländischen Unternehmen ASML hergestellt werden. Diese Anlagen helfen Herstellern dabei, sehr kleine Schaltungsstrukturen zu erzeugen. TSMC hat mit der Volumenproduktion von Chips im 2-Nanometer-Verfahren begonnen, während Huawei durch eine andere Kombination von Fertigungs- und Designentscheidungen Leistungssteigerungen anstrebt.

Neil Shah, Vizepräsident für Forschung bei Counterpoint Research, nannte Wärmeentwicklung, Packaging und Produktionsausbeute als zentrale Herausforderungen für Huaweis Ansatz.

„Dieser alternative Weg in der Halbleiterentwicklung ist jedoch im großen Maßstab noch nicht erprobt. Der Ansatz kann erhebliche thermische Einschränkungen und komplexe Anforderungen an das Packaging mit sich bringen, die die Produktionsausbeute beeinträchtigen können“, sagte Shah.

Die Finanzzahlen von Huawei zeigen das Ausmaß der Investitionen. Die Ausgaben für Forschung und Entwicklung beliefen sich im ersten Halbjahr 2026 auf 121,38 Milliarden Yuan. Das waren 25,2 % mehr als ein Jahr zuvor und entsprach 25,9 % des Umsatzes. Der Nettogewinn sank im selben Zeitraum um 36 % auf 23,81 Milliarden Yuan.

Der Marktstart im Verbraucherbereich beginnt am oberen Ende des Preisspektrums. Das Mate XT 2, ein Smartphone, dessen Display sich in drei Abschnitte falten lässt, kam in China zu Preisen zwischen 19.999 und 24.999 Yuan in den Verkauf. Huawei zufolge wurden seit der Rückkehr der Kirin-Chips im August 2023 zudem mehr als 100 Millionen Geräte mit diesen Chips ausgeliefert. Damit steht künftigen Prozessorgenerationen eine beträchtliche Produktbasis zur Verfügung.

Was Huawei für 2027 und 2031 anstrebt

Huawei will den Abstand beim Hybrid-Bonding 2027 von 1,5 Mikrometern auf 1 Mikrometer verringern. Bei gleichem Layout ließen sich durch eine Verringerung des Abstands in beide Richtungen theoretisch etwa 2,25-mal so viele Verbindungspositionen pro Flächeneinheit unterbringen. Die tatsächlich nutzbare Dichte hängt von der Leitungsführung, der Stromversorgung und den Fertigungsanforderungen ab.

Das Unternehmen zufolge verfügen Testchips der Kirin-Generation 2027 bereits über mehr als 100 Millionen vertikale Verbindungen. Xu sagte, die Testergebnisse entsprächen den Erwartungen. Huawei hat außerdem einen Bonding-Abstand von 720 Nanometern innerhalb der nächsten drei Jahre als Ziel genannt und mögliche künftige Designs mit drei oder vier aktiven Ebenen beschrieben.

Für 2031 lautet Huaweis offizielles Ziel eine Transistordichte, die einem 14-Angström- beziehungsweise 1,4-Nanometer-Prozess entspricht. Die Dichte gibt an, wie viele Transistoren auf einer Fläche Platz finden. Ein Fertigungsprozess bestimmt zudem das Verhalten der Transistoren, den Stromverbrauch und die Produktionsanforderungen. Huaweis Ziel bezieht sich daher auf einen Teil der Chip-Leistung.

Paul Triolo, Leiter des Bereichs Technologie für Asien und Amerika bei der DGA Group, hat auf anhaltende Herausforderungen bei Produktionsausbeute, Stromverbrauch, Wärmeentwicklung und Geräteleistung hingewiesen. Xu nannte ebenfalls Designwerkzeuge, den Ausgleich von Fertigungsschwankungen, die Kontrolle des Energieverbrauchs, Verbindungen zwischen den Ebenen und Benchmark-Methoden als noch anstehende Aufgaben.

Warum Huawei über Smartphones hinausdenkt

Huaweis Tau-Konzept umfasst auch Software, Prozessorarchitektur und große Computersysteme. Auf Chipebene beschreibt das Unternehmen einen gemeinsamen Entwurf von Software und Silizium, damit Befehle und Daten effizient übertragen werden. Auf Systemebene soll Huaweis UnifiedBus Verzögerungen bei der Kommunikation zwischen großen Gruppen von Computersystemen verringern, die als SuperPoDs bezeichnet werden.

Mateo Valero, Direktor des Barcelona Supercomputing Center, sagte, der Erfolg hänge davon ab, Anwendungen, Software, Prozessorarchitektur, Speicher und Transistoren aufeinander abzustimmen.

„Der Transistor ist wichtig, aber entscheidend ist heute das Verhalten des gesamten Systems“, sagte Valero.

Das ist eine größere Herausforderung als die Einführung eines Smartphones. Ein Rechenzentrum muss viele Prozessoren kontinuierlich mit Daten versorgen und zugleich Kommunikation, Stromverbrauch und Kühlung steuern. Huawei hat angekündigt, LogicFolding auf Unternehmensrechner auszuweiten und bis 2030 einen Ascend-990-KI-Chip auf den Markt zu bringen.

Huaweis Fortschritte bei der heimischen KI-Rechenleistung wirken sich auch auf Nvidias Geschäftschancen in China aus. George Chen, Partner und Co-Vorsitzender des Digitalbereichs bei The Asia Group, sagte, das Zeitfenster für den Verkauf moderner Chips wie des H200 durch Nvidia nach China werde kleiner, während sich einheimische Alternativen entwickelten.

Derzeit besteht Huaweis konkreter Erfolg im gemeldeten kommerziellen Einsatz eines Prozessors, der auf eng miteinander verbundenen aktiven Ebenen beruht. Die nächsten Etappenziele sind die Kirin-Generation 2027, ein geringerer Bonding-Abstand und Belege dafür, wie sich die Architektur bei anhaltender Belastung und größeren Produktionsmengen bewährt.

Die wichtigsten Punkte

• Huawei zufolge bringt der Kirin 9050 LogicFolding in die Massenproduktion und erhöht die Transistordichte um 53,5 %.
• Zu den gemeldeten Leistungszuwächsen gehören 23 % mehr CPU-Leistung, 40 % mehr Grafikleistung und 140 % mehr Rechenleistung der NPU.
• Das Design nutzt zwei aktive Ebenen mit einem Bonding-Abstand von 1,5 Mikrometern.
• Huawei zufolge werden Kirin-Chips für 2027 getestet; außerdem will das Unternehmen den Bonding-Abstand auf 1 Mikrometer verringern.
• Für 2031 strebt das Unternehmen eine Transistordichte an, die einem 1,4-Nanometer-Prozess entspricht.
• Wärmeentwicklung, Produktionsausbeute, Designwerkzeuge und Fertigungskosten bleiben zentrale technische Herausforderungen.