TSMC investiert 17 Milliarden US-Dollar in die Produktion fortschrittlicher 3-nm-Chips in Japan

Strategischer Ausbau: Japan steigt in die 3-nm-Ära ein

Die Taiwan Semiconductor Manufacturing Company (TSMC) hat offiziell bestätigt, dass sie ihre fortschrittlichsten 3-Nanometer-Halbleiter in Japan fertigen will. Damit geht sie deutlich über frühere Zusagen hinaus, in ihrem Werk in Kumamoto weniger anspruchsvolle Chips herzustellen. Vorstandschef CC Wei verkündete die Entscheidung bei einem Treffen mit Japans Premierministerin Sanae Takaichi in Tokio. Dabei erklärte er, dass das zweite Werk des Unternehmens im Süden Japans nun auf die Massenproduktion von 3-nm-Chips ausgelegt wird und nicht wie ursprünglich geplant auf Prozessknoten von 6 bis 12 Nanometern.

Mit dieser strategischen Neuausrichtung wird Japan zum jüngsten Standort für die Produktion der weltweit fortschrittlichsten Logikchips und steht damit in TSMCs Spitzengruppe der Fertigungsstandorte neben Taiwan und den USA. Die Ankündigung erfolgt, während TSMC seine weltweiten Kapazitäten rasch ausbaut, um der beispiellosen Nachfrage nach Prozessoren für künstliche Intelligenz gerecht zu werden. Das Unternehmen ist der wichtigste Auftragsfertiger für Branchenführer wie Nvidia.

Details zur Investition von 17 Milliarden US-Dollar

Die japanische Zeitung Yomiuri berichtete, dass sich die erhöhte Investition auf rund 17 Milliarden US-Dollar belaufen werde. Das wäre deutlich mehr als die ursprünglich für das zweite Werk auf Kyushu vorgesehenen 12,2 Milliarden US-Dollar. TSMC bestätigte zwar den technologischen Ausbau auf die 3-nm-Produktion, wollte die konkrete Investitionssumme jedoch nicht bestätigen. Der Umfang der Kapitalzusage unterstreicht allerdings die zentrale Bedeutung des Projekts für die globale Strategie des Unternehmens.

Der Bau des zweiten Werks in Kumamoto hat bereits begonnen. TSMC erklärte, „Technologien und Anlaufplan richten sich nach dem Bedarf unserer Kunden und den Marktbedingungen“. Das Werk ist Teil des Gemeinschaftsunternehmens Japan Advanced Semiconductor Manufacturing (JASM), an dem unter anderem Sony und weitere japanische Partner beteiligt sind. Bei seinem Besuch in Tokio dankte Wei der japanischen Zentralregierung, der Präfekturverwaltung von Kumamoto und den örtlichen Gemeinden für ihre anhaltende Unterstützung des ambitionierten Projekts.

Die Investition baut auf TSMCs bestehender Präsenz in der Region auf. Das erste Werk des Unternehmens in Kumamoto nahm im Februar 2024 den Betrieb auf. Dort werden Chips mit etablierten Prozesstechnologien gefertigt, während das neue Werk die fortschrittlichsten 3-nm-Prozessknoten produzieren soll, die für Anwendungen der nächsten Generation im Bereich künstliche Intelligenz entscheidend sind.

Warum 3-nm-Chips für KI wichtig sind

Die 3-Nanometer-Prozesstechnologie markiert derzeit die Spitze der Halbleiterfertigung. Sie ermöglicht es Chipentwicklern, Milliarden zusätzlicher Transistoren auf kleinerem Raum unterzubringen und zugleich Energieeffizienz und Rechenleistung zu verbessern. Diese fortschrittlichen Chips treiben Hochleistungsrechner und KI-Server an und befeuern den aktuellen technologischen Wandel in Branchen von autonomen Fahrzeugen bis hin zu Cloud-Rechenzentren.

Der Unterschied zwischen 3-nm- und der zuvor geplanten 6- bis 12-nm-Fertigung ist beträchtlich. 6-nm-Chips eignen sich zwar für viele Anwendungen in der Unterhaltungselektronik und der Automobilindustrie, doch 3-nm-Transistoren bieten eine deutlich höhere Energieeffizienz und Verarbeitungsgeschwindigkeit. Dadurch sind sie für das Training und den Betrieb großer KI-Modelle unverzichtbar. Deren Rechenbedarf verdoppelt sich etwa alle paar Monate, während der Energieverbrauch einen erheblichen Teil der Betriebskosten ausmacht.

Derzeit fertigt TSMC seine 3-nm-Chips ausschließlich in Taiwan. Die Produktion im zweiten Werk in Arizona soll 2027 anlaufen. Zusätzliche Fertigungskapazitäten in Japan sorgen für eine wichtige geografische Diversifizierung einer Lieferkette, die angesichts geopolitischer Spannungen und der Konzentration der fortschrittlichen Fertigung in Taiwan zunehmend unter Druck steht.

Bei seinem Treffen mit Premierministerin Takaichi betonte Wei die wirtschaftliche Bedeutung der Ankündigung. Der Vorstandschef sagte:

Wir sind überzeugt, dass dieses Werk das lokale Wirtschaftswachstum weiter fördern und vor allem eine Grundlage für Japans KI-Geschäft schaffen wird.

Wei fügte hinzu, TSMC spreche aktiv mit japanischen Kunden und Partnern über eine weitere Zusammenarbeit in mehreren für die Branche der künstlichen Intelligenz wichtigen Bereichen.

Rückhalt der japanischen Regierung und wirtschaftliche Sicherheit

Die japanische Regierung hat die Halbleiterfertigung zu einem „nationalen Projekt“ erklärt. Damit soll sichergestellt werden, dass das Land im technologischen Wettbewerb der großen Weltmächte strategisch unverzichtbar bleibt. Laut einer Analyse der Brookings Institution investiert Japan von 2022 bis 2025 rund 0,71 Prozent seines Bruttoinlandsprodukts (etwa 25,7 Milliarden US-Dollar) in die Wiederbelebung seiner Halbleiterbranche. Dieser Anteil ist deutlich höher als in Deutschland mit 0,41 Prozent, den USA mit 0,21 Prozent oder Frankreich mit 0,2 Prozent.

Tokio hat bereits erhebliche Subventionen für TSMCs erstes Werk auf Kyushu bereitgestellt und erwägt Medienberichten zufolge weitere finanzielle Unterstützung für den auf 3 nm erweiterten Investitionsplan. Premierministerin Takaichi betonte, 3-nm-Chips seien für die wirtschaftliche Sicherheit von großer Bedeutung. Dies spiegelt Japans umfassendere Strategie wider, die Lieferketten wichtiger Branchen wie Elektronik, Automobilbau und Verteidigung zu sichern.

Die staatliche Unterstützung ist Teil einer defensiven Industriepolitik, die Risiken möglicher Unterbrechungen der Lieferketten mindern soll. Das japanische Ministerium für Wirtschaft, Handel und Industrie nahm bereits 2019 Gespräche auf, um TSMC für Investitionen zu gewinnen. Das war noch vor der Pandemie, die den weltweiten Chipmangel sichtbar machte, und zeugt von langfristigem strategischem Weitblick angesichts der Anfälligkeit einer stark konzentrierten Fertigung.

Der Unterschied zu Rapidus: Ergänzung statt Konkurrenz

Japan verfolgt gleichzeitig mit Rapidus eine weitere ambitionierte Halbleiterinitiative. Das heimische Auftragsfertigungsunternehmen will bis 2027 in Hokkaido noch fortschrittlichere 2-nm-Chips produzieren. Die Regierung geht davon aus, dass die beiden Projekte unterschiedliche Märkte und Anwendungen bedienen und somit nicht direkt miteinander konkurrieren werden.

Während TSMCs 3-nm-Werk für die sofortige Fertigung großer Stückzahlen auf die bewährte Fin-Feldeffekttransistor-Technologie (FinFET) setzt, will Rapidus bei der 2-nm-Produktion direkt zur Gate-All-Around-Architektur (GAA) übergehen. Dieser technologische Unterschied bedeutet, dass Rapidus auf künftige Generationen von Hochleistungsrechnern und militärische Anwendungen zielt, die höchste Strahlungstoleranz und Energieeffizienz erfordern. Das TSMC-Werk in Kumamoto soll dagegen die unmittelbare kommerzielle Nachfrage nach KI-Prozessoren bedienen.

Die Brookings-Analyse beschreibt Japans zweigleisige Strategie als Absicherung: Sie verbindet die risikoarme Partnerschaft mit TSMC, deren Erfolgsaussichten hoch sind, mit dem risikoreichen Rapidus-Projekt, das hohe Erträge verspricht. Durch diese Diversifizierung kann Japan sein Halbleiterökosystem mit der unmittelbaren wirtschaftlichen Aktivität rund um TSMC wiederaufbauen und zugleich durch eigene Fähigkeiten an seinem Ziel festhalten, künftig technologisch führend zu sein.

Globaler Kontext: Arizona, Taiwan und eine diversifizierte Fertigung

Die Expansion von TSMC in Japan ist Teil umfangreicher weltweiter Investitionen in Fertigungskapazitäten. Im März 2025 kündigte das Unternehmen an, seine Investitionen in den USA auf 165 Milliarden US-Dollar ausweiten zu wollen. Geplant sind drei neue Chipwerke und zwei Anlagen für moderne Gehäusetechnologien in Arizona. Im zweiten Werk in Arizona soll die Installation der 3-nm-Fertigungsanlagen im Sommer 2026 beginnen; die Produktion großer Stückzahlen ist für 2027 vorgesehen. Damit liegt der Zeitplan im gleichen Rahmen wie für das nun aufgerüstete Werk in Japan.

Der parallele Ausbau der 3-nm-Kapazitäten in Arizona und Kumamoto spiegelt TSMCs Strategie wider, für seine wichtigsten Kunden, darunter Apple, Nvidia, AMD und Qualcomm, geografisch verteilte Fertigungsoptionen zu schaffen. Indem das Unternehmen die fortschrittliche Produktion auf drei verschiedene politische Zuständigkeitsgebiete verteilt, verringert es die Risiken regionaler Konflikte, von Handelsstreitigkeiten oder Naturkatastrophen, die eine Konzentration der Fertigung in Taiwan beeinträchtigen könnten.

Marktanalysten zufolge reagierten Anleger unmittelbar mit Zuversicht auf die Expansionsstrategie in Japan: TSMCs an US-Börsen notierte American Depositary Receipts stiegen nach der Ankündigung vor Handelsbeginn um 0,77 Prozent. Die Investition stärkt auch Japans Position in der globalen Halbleiterlieferkette. In wichtigen Bereichen der Ausrüstung und Materialien sind japanische Unternehmen bereits führend, darunter bei Beschichtungsanlagen mit einem weltweiten Marktanteil von 88 Prozent und bei Siliziumwafern mit 53 Prozent.

Technologische Grundlagen und lokale Lieferketten

Der Erfolg von TSMCs Vorhaben in Japan hängt stark von der bestehenden Halbleiterinfrastruktur des Landes ab. Japanische Zulieferer wie Tokyo Electron, Shin-Etsu Chemical und Ibiden liefern wichtige Ausrüstung, Materialien und Gehäusesubstrate für die fortschrittliche Chipfertigung. Berichten zufolge hat sich TSMC für seine Werke in Kumamoto einen Anteil von 60 Prozent bei der Beschaffung vor Ort zum Ziel gesetzt. So soll die Investition der japanischen Industriebasis insgesamt zugutekommen.

Die Integration in die Lieferkette ist entscheidend für fortschrittliche Gehäusetechnologien wie Chip on Wafer on Substrate (CoWoS), die TSMC umfassend für die Produktion von KI-Chips einsetzt. Unternehmen wie Ajinomoto, das traditionell für Lebensmittel bekannt ist und inzwischen zu den wichtigsten Herstellern des für Chipgehäuse verwendeten Ajinomoto Build Up Film (ABF)-Harzes zählt, konnten ihren Börsenwert aufgrund der Nachfrage aus dem Bereich Hochleistungsrechnen verdreifachen.

Die Konzentration dieser spezialisierten Zulieferer in Japan war für TSMCs ursprüngliche Investition ein überzeugendes technologisches Argument, das über staatliche Subventionen hinausging. Wie Brookings-Forscher anmerkten, bot die gemeinsame Entwicklung von CMOS-Bildsensoren der nächsten Generation mit Sony eine konkrete Marktchance, die die geografische Expansion rechtfertigte. Ein bedeutender lokaler Partner wie Sony erleichterte zudem den Umgang mit komplexen Zulassungsverfahren.

Bauzeitplan und Auswirkungen auf die Region

Die Bauarbeiten am zweiten Werk in Kumamoto haben bereits begonnen. Damit ist nach früheren Berichten über mögliche Verzögerungen ein wichtiger Meilenstein erreicht. Mitte 2025 soll sich der Bau am Standort verlangsamt haben, weil TSMC seiner umfangreichen Expansion in Arizona Vorrang gab. Vorstandschef Wei hatte zunächst Bedenken wegen des Verkehrs in der Region als einen Faktor genannt. Die japanische Regierung wies diese Darstellung jedoch zurück und erklärte, TSMC habe Infrastrukturprobleme nicht offiziell gemeldet.

Mit den laufenden Bauarbeiten und der Umstellung auf den 3-nm-Prozessknoten kann Japan erheblich vom Boom bei künstlicher Intelligenz profitieren. Der Wechsel vom ursprünglichen Plan, 6- bis 12-nm-Chips für Anwendungen in der Automobilindustrie und der allgemeinen Datenverarbeitung herzustellen, zu 3-nm-Prozessknoten speziell für KI-Beschleuniger zeigt, wie schnell sich die Marktnachfrage im vergangenen Jahr gewandelt hat.

Der Standort Kumamoto bietet strategische Vorteile: Er liegt nahe an bestehenden Halbleiterclustern, ist im Vergleich zu anderen japanischen Regionen relativ wenig erdbebengefährdet und wird sowohl von der Präfektur als auch von der Zentralregierung stark unterstützt. Zusammen schaffen diese Faktoren Bedingungen, unter denen TSMC Teile seiner erfolgreichen Betriebsabläufe aus Taiwan übertragen und zugleich die Nachfrage der Kunden nach einer geografisch breiter verteilten Fertigung erfüllen kann.

Auf einen Blick

• TSMC bestätigte, im zweiten Werk in Kumamoto 3-nm-Chips herzustellen. Damit wird der bisherige Plan einer Produktion im Bereich von 6 bis 12 nm erweitert.
• Berichten zufolge soll sich die Investition auf 17 Milliarden US-Dollar belaufen. Sie wird durch japanische Staatssubventionen zur Stärkung der wirtschaftlichen Sicherheit unterstützt.
• Vorstandschef CC Wei verkündete die Entscheidung bei einem Treffen mit Premierministerin Sanae Takaichi in Tokio und betonte, das Werk werde die Grundlage für Japans KI-Geschäft schaffen.
• Das Werk soll die stark steigende weltweite Nachfrage nach Chips für künstliche Intelligenz bedienen. TSMC ist ein wichtiger Zulieferer für Unternehmen wie Nvidia.
• Der Bau des zweiten Werks hat bereits begonnen. Es ergänzt das bestehende TSMC-Werk, das im Februar 2024 in Kumamoto eröffnet wurde.
• Japan fördert gleichzeitig den heimischen Auftragsfertiger Rapidus, der in Hokkaido 2-nm-Chips herstellen will. Die Regierung geht davon aus, dass die beiden Projekte unterschiedliche Märkte bedienen und nicht direkt miteinander konkurrieren.
• TSMC plant zudem, ab 2027 im zweiten Werk in Arizona 3-nm-Chips zu produzieren. Dadurch wird die Fertigung fortschrittlicher Chips über Taiwan hinaus geografisch diversifiziert.