Südkorea will Effizienz von KI-Chips bis 2035 verhundertfachen

Eine Halbleitermission mit Fokus auf Energieeinsparungen

Südkorea will die Effizienz von KI-Berechnungen von derzeit etwa zwei Tokens pro Watt bis 2035 auf 200 steigern. Dafür holt die Regierung Samsung Electronics, SK hynix und den Halbleiterausrüster Jusung Engineering in eine Forschungsmission. Der Plan verbindet eine 8,8-fache Steigerung der Rechenleistung mit einer 11,4-fachen Senkung des Stromverbrauchs. Ziel ist damit eine etwa 100-mal höhere Rechenleistung pro Watt.

Das Ministerium für Wissenschaft und IKT hat am 14. Oktober in Seoul Lenkungs- und Fachausschüsse für die Halbleitermission K Moonshot eingesetzt. Mehr als 20 Fachleute aus Regierung, Wirtschaft, Hochschulen und Forschungseinrichtungen wirken mit. Ihre Aufgabe ist es, grundlegende Technologien zu entwickeln, die zwei miteinander verbundene Grenzen für KI-Berechnungen angehen: den Energieverbrauch beim Datentransfer und die Schwierigkeit, Prozessoren schnell genug mit Daten zu versorgen.

Die Halbleitermission ist eine von zwölf Missionen des Programms K Moonshot, das KI mit Wissenschaft und Technologie verbindet, um nationale Herausforderungen anzugehen. Im Mittelpunkt steht der Anspruch, Computersysteme rund um den Speicher aufzubauen, statt ihn als separate Ablage zu behandeln, die ständig Daten an einen Prozessor senden muss.

Für zentrale Projekte im Jahr nach dem Start hat das Ministerium 25 Milliarden Won bereitgestellt. Das ist eine erste Mittelzuweisung und kein ausgewiesenes Gesamtbudget für das gesamte Programm bis 2035. Diese Unterscheidung ist wichtig, denn die geplanten Arbeiten reichen von Bauelementen und Fertigungsprozessen über Speicherstapel und Packaging bis hin zu kompletten Computerplattformen.

Was das Ziel einer Verhundertfachung tatsächlich bedeutet

Die Mission misst ihren Anspruch in Tokens pro Watt. Tokens sind die Texteinheiten, die viele generative KI-Modelle verarbeiten. Dabei kann es sich um ganze Wörter oder Wortteile handeln. Die Kennzahl soll ausdrücken, wie viel KI-Rechenleistung ein System gemessen an seinem Stromverbrauch erbringen kann.

Die Rechnung hinter dem Ziel geht auf: 8,8 multipliziert mit 11,4 ergibt 100,32. Eine höhere Leistung bei geringerem Energiebedarf würde also die angegebene Verbesserung von rund dem Hundertfachen ergeben. Auch der Anstieg von zwei auf 200 Tokens pro Watt entspricht einem Faktor von 100.

Das sind Forschungsziele, keine Ergebnisse eines fertig entwickelten Chips. Aus der Ankündigung geht nicht hervor, mit welchem KI-Modell, welcher Arbeitslast oder welcher Rechnerkonfiguration der Erfolg gemessen werden soll. Ebenso wenig ist festgelegt, ob die Strommessung einzelne Chips oder ein umfassenderes System erfasst. Diese Entscheidungen werden wichtig sein, wenn künftige Demonstrationen mit dem Ausgangswert verglichen werden.

Eine höhere Effizienz bedeutet nicht automatisch, dass der gesamte Stromverbrauch entsprechend sinkt. Wenn deutlich mehr KI-Aufgaben ausgeführt werden, kann der Gesamtverbrauch trotzdem steigen. Das messbare Versprechen der Mission lautet: mehr Rechenleistung pro Watt, mit getrennten Zielen für Leistung und Stromverbrauch.

Warum der Speicher im Mittelpunkt steht

Das Ministerium nennt Speicherengpässe und den steigenden Stromverbrauch als zentrale Einschränkungen. In herkömmlichen Computersystemen rufen Prozessoren wiederholt Daten aus dem Speicher ab und senden Ergebnisse zurück. Können Prozessoren schneller arbeiten, als Daten sie erreichen, bleibt ein Teil ihrer Kapazität ungenutzt. Auch der Datentransfer verbraucht Energie.

Bei speicherzentriertem Rechnen soll diese Belastung verringert werden, indem Berechnungen im oder näher am Speicher stattfinden. Es geht um mehr als einen schnelleren Speicherchip: Die Art und Weise, wie Verarbeitung, Speicherung und Datentransfer zusammenspielen, soll sich verändern.

Dieser Ansatz verbindet die beiden zahlenmäßigen Ziele der Mission. Weniger Verzögerungen beim Datentransfer können Prozessoren helfen, mehr Aufgaben zu erledigen. Kürzere oder ganz vermiedene Übertragungen können zugleich den Energieverbrauch senken. Ob die geplanten Technologien beide Vorteile im erforderlichen Umfang bringen, muss sich erst in Demonstrationen zeigen.

Der Schwerpunkt des Ministeriums spiegelt auch die Ausbreitung von KI über generative Modelle in großen Rechenzentren hinaus wider. KI, die direkt auf Geräten läuft, muss mit den Grenzen von Akkukapazität und Wärmeentwicklung zurechtkommen. Physische KI, etwa in der Robotik, muss schnelle Berechnungen mit dem Energiemanagement verbinden. Die Ankündigung nennt keine gesonderten Leistungsziele für diese Anwendungen, verweist aber auf ihr Wachstum als Grund für die Entwicklung effizienterer Chips.

Ein Speicherstapel aus DRAM und NAND

Eines der zentralen Vorhaben der Mission ist eine geplante neue Form von High Bandwidth Memory (HBM). Dabei sollen HBD, eine auf DRAM basierende Speicherkomponente, und HBF, eine Komponente auf Basis von NAND-Flash, vertikal übereinandergestapelt werden. Ziel ist es, die Geschwindigkeit von DRAM mit der größeren Speicherkapazität von NAND zu verbinden.

DRAM ermöglicht den schnellen Zugriff auf Arbeitsdaten, während NAND-Flash Daten speichert, ohne dauerhaft mit Strom versorgt werden zu müssen. Die beiden Technologien erfüllen unterschiedliche Aufgaben und weisen unterschiedliche Betriebseigenschaften auf. Sie miteinander zu verbinden, ist daher komplizierter, als einem bestehenden Speicherstapel einfach weitere Schichten hinzuzufügen.

Der geplante Aufbau soll größere Mengen an KI-Daten verfügbar halten, ohne dass Transfers zwischen Speicher, Arbeitsspeicher und Prozessoren Leistung und Energieverbrauch bestimmen. Durch die vertikale Stapelung sollen diese Funktionen kompakter zusammengeführt werden.

Die Ankündigung nennt für dieses Speicherprojekt keine Angaben zu Kapazität, Bandbreite, Fertigungsausbeute oder Markteinführung. Es ist daher als Entwicklungsrichtung und nicht als Produktankündigung zu verstehen. Der Nutzen hängt davon ab, wie gut die verschiedenen Speichertechnologien zusammenspielen und welche Leistung der resultierende Stapel in einem vollständigen System erbringt.

Drei Etappen bis 2035

Der Fahrplan unterteilt die Entwicklung in drei Etappen: von sehr kleinen Halbleiterbauelementen über gestapelte Chips bis hin zu integrierten Plattformen. Vorgesehen ist folgende Abfolge:

• 14. Oktober: Das Ministerium setzt die Lenkungs- und Fachausschüsse in Seoul ein.
• 2026 bis 2029: Im Mittelpunkt stehen extrem kleine Halbleiterbauelemente und Fertigungsprozesse.
• 2030 bis 2032: Das Programm treibt gestapelte Halbleitertechnologien voran.
• 2033 bis 2035: Der Schwerpunkt liegt auf integrierten Plattformen und Demonstrationen auf Systemebene.
• 2035: Die Mission strebt 200 Tokens pro Watt an, verglichen mit rund zwei am angegebenen Ausgangspunkt.

Die Berichte datieren den Start unterschiedlich. Ein Bericht nennt ausdrücklich den 14. Oktober 2026, andere sprechen vom 14. Oktober, ohne ein Jahr anzugeben. Startdatum und Fahrplan sollten deshalb getrennt betrachtet werden. Ein ungesichertes Jahr sollte nicht dazu verwendet werden, der für das Folgejahr angekündigten Finanzierung ein Kalenderdatum zuzuweisen.

Die erste Etappe umfasst Technologien für Bauelemente und Fertigungsprozesse für Schaltkreise mit Strukturen unter einem Nanometer. Ein Nanometer entspricht einem Milliardstel Meter. Die Ankündigung gibt eine Forschungsrichtung in einem außergewöhnlich kleinen Maßstab vor, erläutert aber nicht genau, auf welche Strukturgrößen sich das Ziel bezieht, und enthält keinen Fertigungszeitplan.

Für den erklärten Zweck der Mission ist die letzte Etappe besonders wichtig. Ein vielversprechendes Bauelement oder eine Speicherkomponente allein belegt noch keine 100-mal höhere Recheneffizienz. Die Technologien müssen gemeinsam integriert und getestet werden, um zu zeigen, was sie als funktionierende Plattform leisten.

Packaging wird Teil des Rechnerkonzepts

Das Ministerium plant außerdem fortschrittliches Packaging, das Glassubstrate, optische Kommunikation und Rechenchips zusammenführt. Packaging bezeichnet die Struktur, die Chips verbindet und stützt, damit sie Daten austauschen und als System arbeiten können. In dieser Mission ist es Teil der zu entwickelnden Technologie und nicht bloß der letzte Schritt nach der Chipfertigung.

Bei der optischen Kommunikation werden Informationen mit Licht übertragen. Ihre Einbeziehung rückt Verbindungen zwischen Bauteilen neben Bauelemente und Speicher als Forschungsbereiche in den Fokus. Auch Glassubstrate gehören zu den geplanten Integrationsarbeiten. Die Ankündigung enthält jedoch weder Spezifikationen noch Messwerte zu den erwarteten Vorteilen der vorgesehenen Designs.

Die übergeordnete Strategie spiegelt einen vom Ministerium beschriebenen Wandel wider: Der Wettbewerb beschränkt sich nicht mehr auf die Verkleinerung einzelner Chips, sondern umfasst zunehmend die Integration von Bauelementen, Fertigungsprozessen, Speicher, Packaging und Systemen. Verbesserungen an einer Komponente können begrenzten Nutzen haben, wenn eine andere weiterhin den Datentransfer einschränkt oder zu viel Strom verbraucht.

Deshalb umfasst die Mission integrierte Demonstrationen, die sich am Bedarf der Industrie orientieren. Es soll geprüft werden, ob die Fortschritte unter relevanten Rechenbedingungen zusammenspielen, statt jedes Forschungsergebnis nur isoliert nach seiner Leistung zu beurteilen.

Wer die Forschung steuert

Kim Ji-young, Programmdirektorin für Halbleiter, leitet den Lenkungsausschuss. Zu den Beteiligten gehören das Ministerium für Wissenschaft und IKT, die Nationale Forschungsstiftung Koreas, Samsung Electronics, SK hynix und Jusung Engineering sowie Fachleute aus Hochschulen und Forschung.

Der Lenkungsausschuss legt Forschungspläne fest, überarbeitet sie, prüft wichtige Umsetzungsfragen und koordiniert Entscheidungen. Ein eigener Fachausschuss entwickelt den Technologie-Fahrplan, plant konkrete Projekte, überwacht den Forschungsfortschritt und verfolgt die Zielvorgaben. Damit sind die Aufgaben der Programmsteuerung und der technischen Umsetzung getrennt.

Bei der Auftaktsitzung erörterten die Beteiligten Prioritäten bei Schlüsseltechnologien, Ziele für die einzelnen Etappen, Verbindungen zu bestehenden Halbleiterforschungsprogrammen und Demonstrationen, die sich am Bedarf der Industrie orientieren. Jusung Engineering soll zur Entwicklung von Bauelementen und Fertigungsprozessen beitragen und damit die Perspektive eines Ausrüsters in eine Gruppe einbringen, der auch große Speicherhersteller angehören.

Kim Sung-soo, der im Ministerium für Forschungs- und Entwicklungspolitik zuständige Beamte, sagte, die Mission solle Grundlagenforschung mit der Wettbewerbsfähigkeit der Industrie verbinden:

Wir werden die Fähigkeiten von Industrie, Hochschulen und Forschungseinrichtungen bündeln, um grundlegende Technologien für Halbleiter der Zukunft vorausschauend zu sichern und durch die Halbleitermission K-Moonshot dafür zu sorgen, dass Forschungsergebnisse in die Wettbewerbsfähigkeit der Industrie einfließen.

Mit der Einrichtung der Ausschüsse wird eine Steuerungsstruktur geschaffen. Daraus folgt jedoch nicht, dass die geplanten Technologien bereits produktionsreif sind oder die beteiligten Unternehmen sich auf bestimmte kommerzielle Produkte festgelegt haben.

Öffentliche Förderung und offene Entscheidungen

Das Ministerium erwartet, dass öffentliche Investitionen kostspielige Technologien mit erheblichen technischen Risiken fördern. Dazu gehört auch Forschung, die Unternehmen allein womöglich nur schwer finanzieren können. Hochschulen, Unternehmen und Forschungsinstitute sollen grundlegende Technologien entwickeln; Regierung und Industrie wollen sie gemeinsam in Forschungsprojekten überprüfen.

Mit der Zuweisung von 25 Milliarden Won erhält die Mission eine erste Förderzusage. Die Ankündigung nennt weder ein Gesamtbudget bis 2035 noch eine Aufteilung der Mittel unter den Beteiligten oder die Höhe etwaiger Unternehmensinvestitionen. Deshalb lässt sich daraus nur begrenzt auf den Umfang des gesamten Vorhabens schließen.

Auch mehrere technische Einzelheiten sind öffentlich noch ungeklärt: der Maßstab zur Messung der Tokens pro Watt, der genaue Umfang der Strommessung, Spezifikationen für den kombinierten DRAM- und NAND-Stapel sowie Kriterien für die Abnahme integrierter Demonstrationen. Diese praktischen Entscheidungen bestimmen, ob sich die Fortschritte einheitlich mit dem übergeordneten Ziel vergleichen lassen.

Der Fahrplan nennt grobe Entwicklungszeiträume, aber keine konkreten Termine für weitere Anhörungen, Förderentscheidungen oder Produkteinführungen. Die nächsten inhaltlichen Schritte liegen bei den Ausschüssen: Sie müssen die Mission in konkrete Projekte überführen, messbare Ziele festlegen und die Forschung mit bestehenden Programmen verknüpfen. Entscheidend ist, ob Fortschritte bei Speicher, Bauelementen und Packaging zusammengenommen die versprochene Effizienzsteigerung bringen.

Die wichtigsten Punkte

• Südkorea will die Effizienz von KI-Berechnungen bis 2035 von etwa zwei auf 200 Tokens pro Watt steigern.
• Das Ziel verbindet eine 8,8-fache Leistungssteigerung mit einer 11,4-fachen Senkung des Stromverbrauchs.
• Samsung Electronics, SK hynix und Jusung Engineering wirken neben Regierung, Hochschulen und Forschungseinrichtungen mit.
• Ein geplanter Speicherstapel soll DRAM-basiertes HBD mit NAND-basiertem HBF verbinden.
• Der Fahrplan sieht fein strukturierte Halbleitertechnologien von 2026 bis 2029, gestapelte Chips von 2030 bis 2032 und integrierte Plattformen von 2033 bis 2035 vor.
• Das Ministerium hat für erste Schlüsselprojekte 25 Milliarden Won bereitgestellt, aber kein Gesamtbudget bis 2035 genannt.
• Angaben zum Messverfahren und zu Markteinführungen stehen noch aus.